送出去晶片

似乎在尺寸上沒有調整到最佳化

今天在寫論文時,調整輸出級,發現居然可以再將延遲時間縮短

那時候農曆過年趕著tape out 沒有多做幾組數據比較

這下子 真是開心阿